[1] 제어장치 개요

• 시스템 동작을 제어한다.
  • 데이터 경로에 제어 신호들을 보냄으로써 시스템 동작을 제어
• 제어장치의 기능
  • 명령어를 해독한다.
  • 명령어 실행에 필요한 제어 신호를 발생시킨다.
    • 이 신호들은 CPU 내부나, 메모리나 입출력 장치와 같은 외부 장치와 CPU 간의 데이터 흐름을 제어한다.
    • 논리 회로 모듈에서 발생된 단계 정보가 다른 입력과 함께 제어 신호를 만든다.
    • 제어 신호 발생기는 출력을 입력의 부울 대수식으로 기술
• 클럭 구동 방식을 이용한다.
  • 컨트롤 버스에서 제어장치와 컴퓨터 부품 간의 신호 전달시
  • 시스템 클럭은 특정 주기와 주파수를 가진 펄스를 연속적으로 발생시킨다.
    • 이 펄스의 순차 t0,t1,t2, …는 명령어 실행에 사용된다.
• 명령어 레지스터로 부터 명령어를 인출하여 입력받는다.
  • 인출된 명령어의 연산코드 부분
    • 해독되어 제어 신호 발생기에 제공된다.
    • 실행할 명령어에 대한 정보를 제공한다.
• 1개의 명령어는 여러개의 제어신호를 특정 순서로 조합하여 만들어짐
  • 1개의 명령어 : n개의 제어신호

[2] 제어장치 종류

(1) 고정배선 방식 (하드와이어 제어 장치)

• 논리회로로 구성된 하드웨어 방식
• 고정배선 제어 장치의 입력 구성
  • 명령어의 opcode (= 연산코드)
    • 명령어의 opcode에는 제어 신호를 생성하는 기본 데이터가 포함
  • 명령 해독기
    • 각 연산 코드를 고유의 논리 입력을 가지도록 변환
    • 명령 디코더는 명령어 opcode에 정의된 여러 필드를 해독하는 많은 해독기 세트로 구성
  • 시간 발생기
    • 클록을 입력으로 받아서 수행됨
    • 제어 하드웨어는 상태 기계처럼 클록 사이클이 진행됨에 따라 한 상태에서 다음 상태로 변함
    • 클록 펄스의 주기는 신호가 데이터 경로와 중앙처리장치 회로를 통과하는 데 걸리는 시간만큼 길어야 함
  • 플래그
• 제어신호 생성 방식
  • 순차와 조합논리의 설계를 통해서 구성
  • 이 회로의 입력 신호는 출력 신호로 변환
• 명령어 실행
  • 명령어 실행 사이클 내내 제어신호는 계속 발생중
  • 내부 상태의 순서가 제어 장치에 구성되어 있음 ( 명령어 사이클에 따라 다름 )
  • '생성'된 제어 신호들은 제어 '발생' 회로의 입력인자가 됨
  • 명령어 사이클의 마지막은 다음 명령어를 IR로 옮기는 작업임
    • 순서 1 : MAR <- PC
    • 순서 2 : MBR <- M[MAR]
    • 순서 3 : IR <- MBR

(2) 마이크로 프로그램 방식

• 1개의 명령어는 여러개의 마이크로 명령어를 특정 순서로 조합하여 만들어짐
  • 1개의 명령어 : n개의 마이크로 명령어
• 마이크로 명령어 : 일련의 해독된 제어 신호를 비트 패턴으로 만들어 제어 메모리에 저장되는 것
• 제어신호 생성 방식
  • 마이크로 명령어를 제어 기억장치에 저장하고 이것을 실행시켜서 제어 신호를 발생한다.
  • 명령어 opcode에 정의된 여러 필드를 해독하지 않는다.
  • 명령 레지스터의 opcode가 제어 메모리의 제어 주소 레지스터(CMAR)로 전송된다.
  • 제어신호 생성 과정
    • 순서 1 : 명령어 레지스터의 연산코드, 플래그, 마이크로 코드 기억장치의 출력이 다음 명령의 주소를 결정
    • 순서 2 : 얻어진 마이크로 코드 기억장치의 주소는 레지스터에 임시로 저장되었다가 다시 이 주소에 근거하여, 마이크로 코드가 실행됨
    • 순서 3 : 이 실행 마이크로 코드의 실행 결과의 출력이 제어 신호가 됨
• 마이크로 명령어를 제어 기억장치에 저장하고 이것을 실행시켜서 제어 신호를 발생

ㅇㅏ 졸리다..

• 참고 출처
  • https://esyeonge.tistory.com/28